1、基于FPGA/CPLD的模块架构,结构支持USB的GPIF高速传送,组成如下:
1)USB设备开发与接口模块:包含USB器件CY7C68013(含8051内核)、串行EEPROM 24LC01B 、SRAM HY62WT081E、EPM3064ATC100、数据总线开关 SN74CB3Q3245、锁存器 74VHC373、方口USB接口。
2)平台接口控制用CPLD模块:包含EPM3512AQC208主芯片、备频器DS1080L、JTAG下载接口等。
3)CPU或IP Core用FPGA模块:包含器件EP1C12Q240C8、配置芯片EPCS4、JTAG下载接口等。
4)主存模块4MB SRAM,由8片512K SRAM 62V8400A 组成,1MB Flash放BIOS或TOS,由AM29LA800BT组成。
5)外围接口开发用CPLD模块:含EPM1270T144C4和JTAG下载接口等。
6)CPU-BUS扩张模块:含USB双向差分器MAX3346E、SRAM HY62WT081E
7)以太网接口模块:含6PT8515、差分驱动器DS90LV011AH和差分接收器DS90LV012AH。
8)串行通信接口:含MAX232电平转换器和RS232-9接口。
9)GPIF接口:含SRAM HY62WT081E和IDC-40接口。
10)自设计CPU外部接口:含TFT-LCD显示接口、IDE硬盘接口、LAN接口等。