- 商品
- 详情
- 1产品特性
- 否是否进口
- 1产地
计算机组成原理实验系统 中西器材 控标 型号:VV511-M63252
库号：M63252
评分要求：
3.计算机组成原理实验箱系统自备测量用双通道示波器，方便实验过程中时序信号的测量（提供设备包含功能的相应证明材料如产品彩图加盖投标人公章），提供的2分，不提供不得分。
招标要求：
一、性能特点
1、硬件系统采用2片性能单片机89X52和1片规模CPLD器件,使系统的硬件控制电路。
2、提供手动、自-动和联PC机三种工作方式，满足不同层次实验的监视需要。
3、具有完善的系统检测电路和系统保护电路设计,使实验系统易于维护和使用。
4、系统自备双通道逻辑示波器，便于实验过程中时序信号的测量。
5、系统和电脑232/USB通信方式。
6、实验系统采用总线结构，使实验计算机具有结构、扩展方便、灵活易变等诸多，实验时只要少些接线即可。
7、本机配备的动态集成调试运行软件以图形化的界面显示模型机内部数据的流向和各种控制信号的状态以及时序关系。
8、配置LCD1602液晶显示器和键盘为无PC机的客户提供人机接口，在单机状态下可以完成大部分的计算机组成原理实验。
二、技术指标
1、实验电路工作电源：+5V/2A、±12V0.，每路均带有短路保护和自-动关断功能，每路带电源指示。其中+5V电源设计有过压、过流、欠压保护功能，待电路中故障排除后，自-动恢复供电，设备和人身安-全。
2、实验系统的字长为8位/16位设计，实验系统的基本指令系统类PC 机，有多种指令格式，多种寻址方式。
3、主存储器采用8K字节静态存储器6264，用于存放用户程序和数据。
4、配运算器模块，由4片4位的算术逻辑单元74LS181功能发生器级联而成。同时配备1片74LS182,实现进位串并级联方法，可进行8位、16位运算器实验。
5、配备一个前进位产生器74LS182。
6、控制器采用微程序方案实现，控存字长为24位，可用容量为1024字节，且用电可擦写的E2ROM存储器芯片组成，支持动态微程序设计。
7、实验系统工作频率源由555时基电路和74LS123可再触发单稳态多谐振荡器组成产生，频率范围为330HZ～580HZ。可以同时产生四种不同时序的时钟信号。
8、实验系统配有微程序手动输入并显示模块，装有24个微程序输入开关，用于输入微程序。
9、配有手动16位数据输入模块，装有16个数据输入开关，用于输入16位数据。
10、配8个控制开关，2个微动开关，用于手动控制整机的运行和切换运行方式等。
11、配2位七段数码管以显示程序运行的后结果。另配置6个数码管。
12、配微地址发生器模块和微地址显示模块、微地址控制模块。
13、配数据总线显示模块，用于显示数据总线上的动态数据。
14、配总线地址显示模块，用于显示地址总线上的动态地址。
15、配有一个双向通用移位寄存器，以实现逻辑移位功能。
16、配有指令寄存器和地址寄存器。
17、配置LCD1602液晶显示器和6个按键。
18、主机上设计1片单片机89X52和1片规模CPLD器件作为整机的主控器件，可以在自-动方式下完成部件实验和整机模型机设计实验。
★19、模块间实验线路的连接要求采用不少于4-8芯排线，不要单根线连接方式
★20、本批设备里另行配置1套自设计C计算机结构实验平台。组成如下：
1）USB设备开发与接口模块：包含USB器件CY7C68013(含8051内核)、串行EEPROM 24LC01B 、SRAM HY62WT081E、EPM3064ATC100、方口USB接口；
2）平台接口控制用CPLD模块：包含EPM3512AQC208主芯片、备频器DS1080L、JTAG下载接口等；
3）CPU或IP Core用FPGA模块：包含器件EP1C12Q240C8、配置芯片EPCS4、JTAG下载接口等；
4）主存模块4MB SRAM，由8片512K SRAM 62V8400A 组成，1MB Flash放BIOS或TOS，由AM29LA800BT组成。
以上1）-4
21、系统自备测量用双通道示波器，方便实验过程中时序信号的测量
22、机箱采用铝合金框架，厚实的 ABS 塑料包角，参考外形尺寸≤505×386×136mm。
三、软件技术指标
1、实验系统集成动态调试运行软件。
2、详尽的CAI课件,将实验原理、目的、芯片、查询等功能集于一体,便于多媒体教学；
3、程序和微程序调试功能，有单步、断点和连续等运行方式。
4、有程序和微程序读写功能。
5、以彩色流程图方式全程监视程序的运行状态和运行结果。
6、用debug的读写存贮菜单，可对寄存器进行其输入数据和参数设置以及读出目标输出信息。
四、实验项目
基础实验项目
1、8位/16位算术逻辑运算（加减乘除）实验
2、带进位控制8位/16位算术运算实验
3、8位逻辑运算（与门、非门或门、与或等）实验
4、数据输出/传送/移位/取反实验
5、寄存器读写实验
6、微程序读写实验
7、微控制器实验
8、基本模型机的设计与实现
9、带移位运算的模型机的设计与实现
10、复杂模型机的设计与实现
创新设计项目（用C新结构小平台）
1、简单指令部件（硬布线控制）设计
2、16位运算器设计
3、FIFO先出存储器
4、双端口8×4累加器
5、8级嵌套堆栈
6、程序计数器
7、自定义8位指令系统CPU，指令形式：RISC、CISC、MISC；
8、MIPS的12-16指令。
9、C新CPU设计(配套提供教师讲课内容、实验文件PPT、学生作业内容和要求、设计参考等整套文档）：LC-3 结构CPU设计流程实验和LC-3 结构并行流水设计实验。
在线问
- 1
- 否
- 1
- 否
- 1
- 1
- 1
- 1
- 1
- 1
- 1
